PCB 101 — wie eine Platine wirklich entsteht
Eine Leiterplatte beginnt als Bogen kupferkaschiertes Laminat und endet als geprüfte Verbindung. Dazwischen wird die Platine gebohrt, galvanisiert, belichtet, geätzt, laminiert, maskiert und veredelt, und jede dieser Stufen hat eine Toleranz, die das Design einschränkt. Die meisten Fertigbarkeitsfragen entscheiden sich in den ersten drei Stufen, lange bevor jemand auf die Farbe des Lötstopplacks schaut.
Zuerst die Innenlagen.Bei einer Mehrlagenplatine werden die inneren Kupferlagen belichtet und geätzt, bevor irgendetwas laminiert wird; ihre Linienbreite und ihr Abstand stehen damit fest und lassen sich später nicht mehr korrigieren. Die Registerhaltung — ob die Strukturen von Lage 3 über denen von Lage 5 liegen — hängt dann davon ab, wie genau der Stack beim Laminieren ausgerichtet wird und wie stark sich das Prepreg beim Aushärten bewegt. Ab acht Lagen setzen wir nach dem Laminieren gezielt Röntgenbohrungen ein, gerade weil die mechanische Registerhaltung allein nicht mehr ausreicht.
Die Bohrung bestimmt die Galvanik.Ein Via ist ein Loch mit durchgalvanisiertem Kupfer, und die Abscheidung muss die Mitte des Lochs erreichen. Das Verhältnis von Plattendicke zu Bohrdurchmesser — das Aspektverhältnis — bestimmt, wie schwer das ist: bei 8:1 ist es Routine, bei 20:1 zirkuliert die Galvaniklösung schlecht und die Hülse wird in der Mitte dünner, und bei 25:1 muss der Prozess bewusst langsam gefahren und per Querschliff geprüft werden. Deshalb kostet eine 3,2-mm-Platine mit 0,2-mm-Vias deutlich mehr als eine 1,6-mm-Platine mit denselben Vias.
Die Ätztoleranz ist die versteckte Variable.Beim Ätzen wird Kupfer nicht nur nach unten, sondern auch zur Seite abgetragen. Bei 1 oz Kupfer ist dieser Unterätzungseffekt klein; bei 6 oz nicht, weshalb Dickkupferplatinen entweder eine breitere nominale Leiterbahn oder ein Stufenätzen benötigen, um die Breite zu halten. Die Zahl, die wir veröffentlichen,±8 µm Leiterbahngenauigkeit, gilt über unser Standard-Prozessfenster — sie ist keine Zusage für eine beliebige 13-oz-Innenlage.
Substratmaterialien
Wählen Sie das Material nach Dielektrizitätskonstante, Verlustfaktor, thermischer Belastbarkeit und Kosten — in dieser Reihenfolge dessen, was das Design wirklich einschränkt.
| Material | Dk | Kerneigenschaft | Einsetzen bei |
|---|
| Standard FR-4 | 4,2–4,5 | Tg 130–140 °C, niedrigste Kosten | Allgemeine Mehrlagen, Consumer, verbleite Bestückung |
| High-Tg FR-4 | 4,2–4,6 | Tg 170–180 °C | Bleifreies Reflow, Temperaturwechsel, dickere Platinen |
| Halogenfrei | 4,3–4,7 | IEC 61249-2-21 konform | Regulierte Märkte, EU-Elektronik |
| Rogers RO4000-Serie | 3,3–3,6 | Geringe Verluste, stabiles Dk über die Temperatur | HF, Antennen, alles über 1 GHz |
| Taconic | 2,5–3,5 | Sehr geringe Verluste | Mikrowelle, Hoch-Q-Filter |
| Panasonic M6 / M7 | 3,3–3,6 | Geringe Verluste, gute CTE-Anpassung | Hochgeschwindigkeitsdigital, 25 – 56 Gbps Kanäle |
| Polyimid | 3,4–3,8 | Flexibel, hohe Temperatur | FPC, Starrflex, Hochtemperaturzyklen |
| Aluminiumkern | — | 2–12 W/m·K | LED-Beleuchtung, Motorsteuerungen, günstige Wärmeentlastung |
| Kupferkern | — | 2–12 W/m·K, hoher Strom | Leistungsmodule, bei denen die Platine den Strom führt |
| Al₂O₃ / AlN-Keramik | 9–10 / 8–9 | Bis 170 W/m·K | Hochleistungs-HF, Leistungsmodule, keine organischen Ausgasungen erlaubt |
Prozess-Erläuterungen
Warum gibt es überhaupt eine Aspektverhältnis-Grenze?
Galvanisieren ist ein elektrochemischer Prozess: Kupferionen müssen die Mitte des Lochs erreichen und an der Hülsenwand reduziert werden. In einem tiefen, engen Loch tauscht sich die Lösung langsam aus, sodass das abgeschiedene Kupfer in der Mitte dünner wird — manchmal bis zu einem Lunker, der den Durchgangstest bei Raumtemperatur besteht und nach Temperaturwechsel versagt. Unser Standardfenster ist 8:1, wir fahren routinemäßig bis 20:1 und Backplanes bis 25:1 mit Prozesskontrollen und Querschliffen. Darüber hinaus ist die ehrliche Antwort, dass das Design geteilt oder die Vias größer werden sollten.
Was bedeutet ±8 % Impedanztoleranz wirklich?
Die Impedanz einer fertigen Leiterbahn hängt von fünf Dingen ab: Leiterbahnbreite, Dielektrikumshöhe, Kupferdicke, Dielektrizitätskonstante und umliegendes Kupfer. Alle fünf schwanken in der Produktion. ±8 % ist das Fenster, das wir halten, wenn eine Platine impedanzkontrolliert spezifiziert ist und wir einen Coupon auf dem Nutzen mitbauen und messen. Es ist keine Aussage über eine ungemessene Leiterbahn und keine Aussage, dass eine Platine ohne Coupons ±8 % hat. Wenn Impedanz kritisch ist, spezifizieren Sie Coupons — der Bericht kommt mit den Platinen.
Warum ist Dickkupfer so viel teurer?
Drei Gründe. 6 oz Kupfer ohne Unterätzung zu ätzen erfordert ein langsameres Ätzen und eine breitere nominale Leiterbahn. Dickes Kupfer füllt feine Strukturen schlecht, daher brauchen Innenlagen oft Kupferfüllung oder Stufenätzen, um die Dielektrikumsdicke im Bereich zu halten, was zusätzliche Prozessschritte bedeutet. Und eine Platine mit 10 oz Kupfer ist physikalisch steifer, sodass sich alles vom Laminierdruck bis zum Fräsen ändert. Der Preisunterschied ist Prozess, nicht Marge.
Wann ist Nutzentrennung eine Design- und nicht eine Fertigungsentscheidung?
Häufiger, als die meisten Designer erwarten. Die Nutzenausnutzung bestimmt, wie viel Laminat pro Platine verbraucht wird, und bei einer kleinen Platine kann das den Stückpreis um 20–30 % bewegen. Ein Design um 90° zu drehen, einen gemeinsamen Nutzenrand zuzulassen oder einen etwas anderen Umriss zu akzeptieren, kann alles den Preis ändern, ohne die Platine zu ändern. Wenn ein Design kostenempfindlich ist, senden Sie den Umriss früh und fragen Sie, welche Nutzentrennung die beste wäre — bevor das Layout eingefroren wird.
Ändert eine DFM-Prüfung den Preis oder den Zeitplan?
Den Preis nicht — die DFM-Prüfung ist bei jeder Bestellung enthalten. Den Zeitplan kann sie ändern, denn eine Prüfung, die ein echtes Problem findet, kostet einen Tag, während Sie entscheiden. Eine Prüfung, die nichts findet, kostet nichts. Diese Asymmetrie ist Absicht: eine Gerber-Datei zu ändern ist viel billiger, als einen Nutzen zu verschrotten.
Engineering-Leitfaden · Oberfläche
Oberflächenauswahl ohne Mythen
Jede Oberfläche ist ein Kompromiss zwischen Lötbarkeit, Ebenheit, Lagerfähigkeit, Drahtbondfähigkeit und Preis. Es gibt keine „beste“ — es gibt die, die zu Ihrem Bestückungsprozess, Rastermaß und Ihrer Lagerlogistik passt. So führen wir Kunden hindurch:
ENIG — der Standard für Feinstpitch
Flach, korrosionsbeständig, funktioniert für BGA und QFP mit 0,3 mm Raster, lagert ein Jahr. Es kostet mehr als HASL und hat einen bekannten Fehlermodus:Black Pad, bei dem das Nickel vor der Goldabscheidung korrodiert und die Verbindung später reißt. Wir kontrollieren das über Badchemie-Überwachung und eine Prüfung des Phosphorgehalts; wenn Ihre Platine hochzuverlässig sein muss, fragen Sie nach dem Coupon-Bericht.
HASL — noch immer die günstigste gute Option
Bleifreies HASL ist haltbar, nacharbeitbar und verzeihend. Seine Schwäche ist die Ebenheit: der Meniskus hinterlässt gewölbte Pads, die für 0,4 mm-Raster und jeden Einpressstift falsch sind. Für Durchsteckmontage und grobe Raster bleibt es die preiswerte Wahl.
OSP — flach, günstig und mit Ablaufdatum
OSP ist die flachste und günstigste Oberfläche, mit zwei Einschränkungen: eine in Monaten gemessene Lagerfähigkeit, und sie übersteht nur begrenzte Reflow-Durchläufe. Perfekt für hochvolumige einseitige SMT-Läufe, die direkt an Ihre Linie gehen; falsch für Platinen, die in der Schublade liegen.
Immersionssilber und Immersionszinn
Silber lötet hervorragend und bleibt flach und ist für den Hochfrequenz-Skineffekt freundlicher als nickelhaltige Oberflächen — der Kompromiss ist die Handhabung von Anlaufen in der Verpackung. Zinn ist flach und einpressfreundlich; achten Sie auf Whisker-Risiko bei Reinzinn-Systemen in Feinstpitch-Anwendungen mit langer Lagerzeit.
Hartgold und ENEPIG — Spezialwerkzeuge
Hartgold über Nickel gehört auf Steckverbinder und Kontaktfelder, wo Kontaktwiderstand und Steckzyklen dominieren. ENEPIG fügt Palladium hinzu und löst Black Pad, bleibt dabei drahtbondfähig — die Premium-Antwort für Golddraht-Baugruppen. Keine von beiden ist eine Universallösung; beide werden entsprechend bepreist.
Schnellauswahl:BGA oder <0,5 mm Raster → ENIG. Grobes Raster, kostengetrieben → bleifreies HASL. Hochvolumen-SMT, schneller Verbrauch → OSP. HF-Frontend → Immersionssilber. Steckverbinder → Hartgold. Golddraht-Bonden → ENEPIG.
Engineering-Leitfaden · DFM
Die DFM-Checkliste, die wir vor dem Bau Ihrer Platine abarbeiten
Die DFM-Prüfung ist bei jeder Bestellung enthalten und keine Formsache — sie ist eine feste Checkliste der Fehlermuster, die tatsächlich Nutzen verschrotten. Hier ist die Liste, damit Sie vor dem Senden der Gerber vorprüfen können:
- Ringbreite (Annular Ring)gegen Lagenzahl und Bohrtoleranz — die häufigste Erstmuster-Ablehnung.
- Leiterbahn/Abstand vs Kupfergewicht— 2/2 mil ist ein 1 oz-Wert; Unterätzung erweitert die Regel ab 3 oz.
- Aspektverhältnis— Plattendicke geteilt durch die kleinste Bohrung; 8:1 Standard, 20:1 mit Prozesskontrollen, 25:1 Backplane-Klasse.
- Kupfer-zu-Kante-Abstand— mindestens 0,30 mm, sofern keine Kantenmetallisierung spezifiziert ist.
- Thermische Entlastungsstegean Masseanbindungen zu Vias und Pads — massive Anbindungen auf großen Flächen machen Handlöten unmöglich und Reflow-Profile unzuverlässig.
- Lötstopplack-Stegezwischen Feinstpitch-Pads — unterhalb eines bestimmten Rasters lässt sich der Steg nicht halten und die Pads müssen konstruktiv maskenfrei sein.
- Siebdruck über Pads und Vias— der klassische selbstverschuldete Bestückungsfehler; wir prüfen ihn auch dann, wenn die Fertigungszeichnung es nicht tut.
- Nutzentrennung und Vereinzeln— Nutzenfräsen vs V-Score vs Randleiste; Breite, Fiducials und ob eine 5-Achs-Fräse oder eine V-Score-Linie vereinzelt.
- Impedanz-Referenzflächen— jede kontrollierte Leiterbahn braucht eine ununterbrochene Referenz darunter; wir prüfen die Flächenunterbrechungen, bevor wir Toleranz zusagen.
- Via-in-Pad— wird für Füllen-und-Kappen markiert, sofern getentete Vias unter dem Bauteil nicht ausdrücklich akzeptabel sind.
- Pastenlage vs Footprint— Aperturverhältnis und Anpassungen für die Reflow-Ausbeute, geprüft bei der Übergabe an die Bestückung.
- Ausgeglichene Kupferverteilungüber den Nutzen — asymmetrisches Kupfer verzieht Platinen im Reflow; wir fügen eventuell Störkupfer hinzu oder bitten um eine Stackup-Änderung.
Was DFM Sie kostet:nichts, wenn sie besteht, einen Tag, wenn sie ein echtes Problem meldet. Was das Überspringen kostet: einen verschrotteten Nutzen und einen verschobenen Zeitplan. Die Asymmetrie ist der ganze Punkt.
Engineering-Leitfaden · Kosten
Weniger zahlen für dieselbe Platine
Der Platinenpreis wird von Laminatverbrauch und Prozessschritten bestimmt, nicht von der Lagenzahl allein. Drei Hebel bewegen ihn stärker, als die meisten Einkäufer erwarten:
- Nutzenausnutzung.Eine 105 × 85 mm Platine auf unserem 610 × 1100 mm Nutzen verschwendet weniger Material als eine 110 × 90 mm, weil sich die Nutzenrechnung ändert. Bei kleinen Platinen kann allein das den Stückpreis um 20–30 % bewegen. Senden Sie den Umriss früh.
- Standardisieren, was keine Rolle spielt.Grüne Maske lässt sich am schnellsten liefern; exotische Dicken und nicht gelagerte Kupfergewichte fügen Prozessschritte hinzu. Jedes „Spezial“, das es in die Spezifikation schafft, sollte einen Grund haben.
- Mengenrabatte sind real, aber nicht linear.Die Stückpreiskurve fällt von 1 auf 100 Stück steil ab und flacht dann ab. Wenn 60 Stück das Jahr abdecken, ist 60 zu bestellen besser als zweimal 30 — eine Rüstgebühr, eine Werkzeuggebühr, eine Lieferung.
Probieren Sie dasSofortangebotmit verschiedenen Mengen und Größen — die Kostenaufschlüsselung zeigt den Beitrag jedes Faktors, sodass die Kompromisse sichtbar sind, bevor Sie ein Layout festlegen.
